fir数字滤波器设计原理是什么
原理：在进入FIR滤波器前，首先要将信号通过A/D器件进行模数转换，把模拟信号转化为数字信号；为了使信号处理能够不发生失真，信号的采样速度必须满足奈奎斯特定理，一般取信号频率上限的4-5倍做为采样频率；一般可用速度较高的逐次逼进式A/D转换器，不论采用乘累加方法还是分布式算法设计FIR滤波器，滤波器输出的数据都是一串序列，要使它能直观地反应出来，还需经过数模转换，因此由FPGA构成的FIR滤波器的输出须外接D/A模块。FPGA有着规整的内部逻辑阵列和丰富的连线资源，特别适合于数字信号处理任务，相对于串行运算为主导的通用DSP芯片来说，其并行性和可扩展性更好，利用FPGA乘累加的快速算法，可以设计出高速的FIR数字滤波器。拓展：关于FIR滤波器 FIR(Finite Impulse Response)滤波器：有限长单位冲激响应滤波器，又称为非递归型滤波器，是数字信号处理系统中最基本的元件，它可以在保证任意幅频特性的同时具有严格的线性相频特性，同时其单位抽样响应是有限长的，因而滤波器是稳定的系统。因此，FIR滤波器在通信、图像处理、模式识别等领域都有着广泛的应用。
fir滤波器的基本结构
FIR数字滤波器的基本结构1系统的单位抽样响应h (n)有限长，设N点2）系统函数H (z)在处收敛，有限z平面只有零点，全部极点在z处（因果系统）3）无输出到输入的反馈，一般为非递归型结构Hzhnz系统函数：z=0处是N-1阶极点有N-1个零点分zynaynkbxnkHzhnzynhmxn1、横截型（卷积型、直接型）差分方程:ynhmxnHzhnzN为偶数时，其中有一个（N-1个零点）每个基本节控制一对零点。便于控制滤波器的传输零点HkHz子系统：是N节延时单元的梳状滤波器在单位圆上有N个等间隔角度的零点：频率响应：与第k个零点相抵消，使该频率处的频率响应等于H (k)谐振器子系统：10频率抽样型结构的优缺点若h (n)长度相同，则网络结构完全相同，除了各支路增益H (k)，便于标准化、模块化有限字长效应可能导致零极点不能完全对消，导致系统不稳定系数多为复数，增加了复数乘法和存储量11修正频率抽样结构HkHzrz极点：0,1,...,将零极点移至半径为r的圆上：12为使系数为实数，将共轭根合并。
